I am grad current in Electrical Engineering and keen on VLSI front-end roles. Skills - RTL design, design verification, and STA. Coding: Verilog, System Verilog, Python, C/C++ and Perl
क्या आप वाकई मित्रता समाप्त करना चाहते हैं?
क्या आप वाकई इस सदस्य को अपने परिवार से हटाना चाहते हैं?
आपने पोक किया है Arunraja08
आपकी परिवार सूची में नया सदस्य सफलतापूर्वक जोड़ा गया!
टिप्पणी सफलतापूर्वक रिपोर्ट की गई।
पोस्ट को आपकी टाइमलाइन में सफलतापूर्वक जोड़ दिया गया था!
आप अपने 50000 मित्रों की सीमा तक पहुंच गए हैं!
फ़ाइल आकार त्रुटि: फ़ाइल अनुमत सीमा (92 MB) से अधिक है और इसे अपलोड नहीं किया जा सकता है।
आपका वीडियो संसाधित किया जा रहा है, जब यह देखने के लिए तैयार होगा तो हम आपको बताएंगे।
फ़ाइल अपलोड करने में असमर्थ: यह फ़ाइल प्रकार समर्थित नहीं है।
हमने आपके द्वारा अपलोड की गई छवि पर कुछ वयस्क सामग्री का पता लगाया है, इसलिए हमने आपकी अपलोड प्रक्रिया को अस्वीकार कर दिया है।
छवियों, वीडियो और ऑडियो फ़ाइलों को अपलोड करने के लिए, आपको प्रो सदस्य में अपग्रेड करना होगा। प्रो में अपग्रेड