I am grad current in Electrical Engineering and keen on VLSI front-end roles. Skills - RTL design, design verification, and STA. Coding: Verilog, System Verilog, Python, C/C++ and Perl
আপনি কি নিশ্চিত আপনি আনফ্রেন্ড করতে চান?
আপনি কি নিশ্চিত যে আপনি এই সদস্যটিকে আপনার পরিবার থেকে সরাতে চান?
আপনি খোঁচা দিয়েছেন Arunraja08
আপনার পরিবারের তালিকায় নতুন সদস্য সফলভাবে যোগ করা হয়েছে!
মন্তব্য সফলভাবে রিপোর্ট করা হয়েছে.
পোস্ট সফলভাবে আপনার টাইমলাইনে যোগ করা হয়েছে!
আপনি আপনার 50000 জন বন্ধুর সীমায় পৌঁছে গেছেন!
ফাইলের আকার ত্রুটি: ফাইলটি অনুমোদিত সীমা অতিক্রম করেছে (92 MB) এবং আপলোড করা যাবে না৷
আপনার ভিডিও প্রক্রিয়া করা হচ্ছে, এটি দেখার জন্য প্রস্তুত হলে আমরা আপনাকে জানাব৷
একটি ফাইল আপলোড করতে অক্ষম: এই ফাইলের ধরন সমর্থিত নয়৷
আপনার আপলোড করা ছবিতে আমরা কিছু প্রাপ্তবয়স্ক সামগ্রী সনাক্ত করেছি, তাই আমরা আপনার আপলোড প্রক্রিয়া প্রত্যাখ্যান করেছি।
ছবি, ভিডিও এবং অডিও ফাইল আপলোড করতে, আপনাকে প্রো সদস্যে আপগ্রেড করতে হবে। প্রো তে উন্নত করা